Pomoc w VHDL Coding

A

adamsogood

Guest
Cześć,

Istnieją dwa VHDL Coding style do wyboru przypadku zegar Wzrastające zbocze:

1.if (clk = '1 'i clk'event)
2.if (risingedge (CLK))

Proszę zasugerować mi, które z nich jest lepszy?i dlaczego?Thanks a lot.

 
# 1 jest bardziej powszechne i uważam, został w specyfikacji VHDL dłużej.# 2 jest ważna VHDL, ale wygląda bardziej jak Verilog.Chciałbym przejść z # 1.

 
oba są Ok, # 2 jest zdefiniowany w IEEE biblioteki # 1 jest domyślnie VHDL

 
Tak .......... nie ma problemu przy użyciu zarówno konstrukcji .............

powodzenia

 
1: W tym poniższe oświadczenie będzie wykonywany, gdy jest imprezą na CLK i zegar = 1 oznacza, że zegar poprzedniej wartości może być O, Z, X między tymi wartościami

2: ale w tym to będzie tylko od 0 do 1 przejściowy nie od Z, X

Tak więc, w zależności od potrzeby może korzystać u,

W przypadku jakichkolwiek zmian, o ...............
Dzięki
ok

 
Oba style są prawidłowe kodowanie ............... można zastosować jedną

 

Welcome to EDABoard.com

Sponsor

Back
Top