L
lovseed
Guest
Jestem projektowania 14-bitowy DAC.Aby zrekompensować systematyczne błędy gradient, i potrzeba kontroli przełączania sekwencji MSB źródeł prądu.
Mam na myśli na papier "14-bitowe wewnętrzne Dokładność Q ^ 2 Random Walk CMOS DAC"
Ale nie jestem całkiem jasne, jak na wprowadzenie logiki dekodowaniu specjalną implementacją VHDL przy użyciu tabel wyszukiwania.
Ktoś zna szczegóły?
Mam na myśli na papier "14-bitowe wewnętrzne Dokładność Q ^ 2 Random Walk CMOS DAC"
Ale nie jestem całkiem jasne, jak na wprowadzenie logiki dekodowaniu specjalną implementacją VHDL przy użyciu tabel wyszukiwania.
Ktoś zna szczegóły?