pomoc reg tym schemacie

S

santumevce1412

Guest
jak zaprojektować układ, który generuje przebieg podane w załączniku ...
 
podjęcia t flip flop dać 1, wejście, to u dostanie wyjścia, jak zegar podzielony przez 2. wtedy i q z clk u dostanie podzielone przez 2 do 33% cyklu pracy, który jest wymagany fali
 

Welcome to EDABoard.com

Sponsor

Back
Top