pomocą kołków LVDS jako jeden zakończył się, czy to rozsądne?

[vahidkh6222]

cześć,
Czy można użyć jednego z różnicy pin LVDS parami jeden zakończony.
Muszę dostarczyć pojedynczą lampą zewnętrzną zegar do eval DAC pokładzie.
mój FPGA jest vx4sx95.

 

[FVM]

Normalnie, LVDS ist tylko jednym z wielu standardów IO wyboru dla pin FPGA odpowiednio PIN pary.Powinieneś być w stanie ustawić go np. 2.5V CMOS.Eksploatowane jako LVDS, napięcie wyjściowe mogą być wystarczające dla AC połączeniu wejście zegara.

 

[bharatsmile2007]

Cześć,

can u pls wyjaśnić mi "Common Mode Voltage" w odbiorniku w LVDS?

THanks