Pomóż mi znaleźć squareroot wielu pomocą Verilog

S

Sreya39

Guest
Hi frenz, jestem w potrzebie kodu Verilog znaleźć squareroot wielu .. Jeśli ktoś wie plz .. mi pomóc .. jego bardzo pilne do wykonania mojego projektu ... Dzięki i Pozdrawiam, Sreya
 
Verilog zapewnia $ sqrt i inne funkcje systemu matematyki. W odpowiedzi na inne pytanie, Verilog udostępnia również w pełni funkcjonalny "/" operatora dzielenia. Jeżeli twój oprogramowanie nie obsługuje tych funkcji Verilog, to trzeba dać więcej informacji na temat narzędzi i jakie rozmiary i typy numerów starają się obliczyć. Przeszukiwane są także oprogramowanie IP narzędzi biblioteki pierwiastkowania, a także moduły podziału. Wiele narzędzi obejmują je za darmo. Na przykład, coregen Xilinx ISE jest.
 
Bez słuchu jest do symulacji tylko, rozumiem, wniosek o syntezowalnych kod squareroot. Producentów FPGA może dostarczyć rdzenia IP do tego celu, np. Altera ma. Używam go do obliczeń RMS. PS: Jeśli chcesz odpowiednio mówiono do realizacji algorytmu siebie, znajdziesz wiele odniesień do liczby całkowitej algorytm squareroot w Internecie, w tym schematy kodowania, np.: http://www.cp.eng. chula.ac.th / ~ krerk / publikacji / iscit-sqrt.pdf Również przykładowy kod tutaj http://www.cs.umbc.edu/ ~ squire/f04-411/cs411_down.shtml
 
Jakie rdzenia IP próbujesz używać, a to, co jest urządzenie docelowe?
 
i chcą wprowadzić podział i moduł squareroot z rdzenia IP ... Jestem kodowania w verilogHDL i narzędzia używam jest Xilinx i urządzenie docelowe jest SPARTAN-3E (XC3S500E) Dzięki i uważa, Sreya
 
Po uruchomieniu Generatora CORE (używam ISE 10.1), w części "Funkcje matematyczne" pojawi się dwóch różnych rdzeni rozdzielacz i jeden rdzeń Placu Root (CORDIC 3.0). Możesz wybrać jeden z nich, i daje możliwości do zapoznania się z arkusza danych (bardzo ważne), i dostosować / tworzenie plików zrzutu do projektu ISE. Po generuje core, daje plik readme opisujące różne plików wyjściowych. Jeden z tych plików jako szablonów pokazano w jaki sposób wystąpienia rdzenia do kodu HDL.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top