M
malizevzek
Guest
Jestem projektowania zintegrowanego Doubler napięcia. Moc jest w zakresie od 20 UW. Napięcie zasilania wynosi ok.. 2 razy większy niż VTH. Ponieważ używam zintegrowanych kondensatory, mam ~ 20% z parasitics z nimi powiązanych. Pozostałe straty wynikają z parasitics przełączników MOSFET. Używam bez nakładania się zegar. Cztery pytania :: arrow: mam znacznie więcej strat oszacowano wówczas. Czy reverse przewodnictwo w tranzystor wyjścia jest odpowiedzialny? : Arrow: Od odchylenie częstotliwości pierścienia-oscylator (Falownik-based) jest zbyt duża, muszę zrobić voltage-controlled wersję tego? : Arrow: Posiada doświadczenie nikogo oscylatorów MCML? : Arrow: W ogóle, jakie są możliwości, kiedy zintegrowany oscylator jest potrzebne?