pls wyjaśnić moje wątpliwości na czas propagacji

[m_ratheesh_k]

Witam, może ktoś pls calrify moje wątpliwości Niech A i B są dwa wejścia przez bramę NAND. Powiedz sygnał dociera do bramy NAND później niż sygnał B. W celu optymalizacji opóźnienia, z dwóch wejść NMOS serii A i B, które można by umieścić w pobliżu wyjścia? dlaczego? Dzięki MRK

 

[tdminion]

"A" musi być bliżej do wyjścia. Jeśli B staje się aktywny, następnie węzeł między A i B mogą być odprowadzane do '0 'tak, że gdy "A" staje się aktywny, ścieżka z "wyjście" do odniesienia (gnd) jest tylko przez 1 tranzystor NMOS. To brzmi jak pytanie zadanie domowe?