PLL Filter Design "?

[mostafa0020]

Hi All,
Używam "4046 Chip" w PLL o częstotliwości 50 Hz odniesienia "Power Frequency" z przegrodą w opinii N = 60 "dwa 4017 Chips" i za pomocą komparatora fazy 2 do uzyskania zerowej fazie zmiany stopnia między wejście i wyjście, gdy w zamek, VCO jest obwód generowania fal składających się z "ICL8038 Chip" liniowy trójkątny VCO, problemem jest zamknięcie pętli z odpowiednim filtrem.
Proszę mi doradzić na temat wyboru odpowiedniego filtru "pogodzie czynnego lub biernego, 1. lub 2. porządku .."elementów, w jaki sposób można wyliczyć tych elementów filtrów??

 

[VVV]

Dla tego zastosowania nie trzeba filtr aktywny.
Nawet pierwszy filtr zamówienia będzie odpowiednia, i osobiście, że to co używam.
Aby uzyskać szczegółowe informacje na temat projektowania, sprawdź str. 6 niniejszego arkusza danych: http://www.onsemi.com/pub/Collateral/MC14046B-D.PDF

 

[stephen_h]

Zegara referencyjnego jest bardzo niski i nie dotyczą głos i aplikacji audio, wystarczy prosty filtr RC wystarczy.