Please help me out!

[Tan]

Hello friends,
Jestem inżynierem projektowania (VLSI) z 1 rok 8 miesięcy z exp.
Ja planuje przejście job.My moje umiejętności zestaw VHDL i FPGA design.
Jednak nie jestem dostawanie połączeń, jak i umieszczone moje CV w pracy portali.
Proszę mi pomóc w jakich dziedzinach należy poprawić lub gdy mam concentrate.How aby rozpocząć przygotowania do interviews.your moje propozycje są bardzo appriciated.

Thanks and regards

 

[research_vlsi]

Hi Tan

Obszary i powinny być mocne są,

1.Digital Design
2.VHDL / Verilog
3.Projekty
4.Timing analizy

tak oto podstawowe koncentruje się przede wszystkim, oprócz tego powinna przygotować i FPGA, ASIC, weryfikacja, mikroprocesory.

Szukaj w tym miejscu u EDA znajdą mnóstwo Wywiad omawiane pytania, które mogą pomóc.
Never give up hope ..na bieżąco aktualizując i próbuje ..
wiwaty.

 

[Tan]

Thank you soo much za propozycję ..

dotyczące harmonogramu analizy można opracować proszę ...

 

[research_vlsi]

Jego nazwie Timing Analiza statycznaTj. w zakresie instalacji i trzymać czas ..
http://www.edaboard.com/viewtopic.php?t=204055&highlight=setup
powyższy odnośnik poinformuje o konfiguracji
i przytrzymaj w szczegółach ..

I również dołączyć pdf sekwencyjny dla obwodu czas ...nadzieję, że to pomoże ..
Przepraszamy, ale musisz logowania w celu wyświetlenia tego zajęcia

 

[Tan]

Mam tak, że pdf ze mną.
moje wątpliwości jest Chcę zwiększyć mój styl kodowania ..
i do kodu w VHDL i nie będzie błędów składni, ale nie następujące terminy analysis.can proszę mnie jak sugerują następujące terminy analizy poprawnie .. i po prostu kod bez ZWAŻYWSZY utworzenia lub posiadać czasu.

Chcę dowiedzieć się kodowania w taki sposób, że ma mniej sprzętu i kod działa skutecznie we wszystkich warunkach.
prosimy o pomoc ..

 

[research_vlsi]

Więc w tym i może odnosić Xilinx kodowania wytycznych.

w miejscu u Xilinx wyszukiwania można uzyskać u pdf ..

 

[Tan]

Thank you so much buddy ..
Będę poprzez pdf i jej naprawdę użyteczne ...Dodano po 1 godzina 7 minut:I pobrać dokument i przechodząc, że znalazłem koncepcji udostępniania zasobów w celu optymalizacji CELU.
Czy masz jakiś pomysł odnośnie tego? Jak używać tego celu optymalizacji mojego projektu?wiwaty