PFD i problem CP

F

frankiebai

Guest
Zaprojektowałem-Phase-Frequency Detector i Charge-Pump, jak bloków PLL.
A jakie parametry należy środek ten dwa bloki?
Niedopasowaniem IUP i Idn i stabilności CP?
I już?

O obecnych rozbieżności, jakie metody należy użyć?
Metody użyłem jest podłączenie źródła prądu stałego napięcia wyjściowego CP i dokonać DC sweep tego źródła od 0 do VDD gdy tylko IUP i Idn działa, czy to prawda?

 
frankiebai napisał:

Zaprojektowałem-Phase-Frequency Detector i Charge-Pump, jak bloków PLL.

A jakie parametry należy środek ten dwa bloki?

Niedopasowaniem IUP i Idn i stabilności CP?

I już?O obecnych rozbieżności, jakie metody należy użyć?

Metody użyłem jest podłączenie źródła prądu stałego napięcia wyjściowego CP i dokonać DC sweep tego źródła od 0 do VDD gdy tylko IUP i Idn działa, czy to prawda?
 
Hi, jecyhale,
Dziękuję!
Can you tell me how do symulacji glith CP gdy switchs on / off?
Moja częstotliwość odniesienia 1MHz i używam źródłem impulsów z okresu 1us,
cykl pracy wynosi 50%, a nawet i źródło dn mają 50ns różnica w dziedzinie czasu, wynik jest tylko IUP lub Idn pracuje w 50ns, jest to prawo metoda?
jecyhale napisał:frankiebai napisał:

Zaprojektowałem-Phase-Frequency Detector i Charge-Pump, jak bloków PLL.

A jakie parametry należy środek ten dwa bloki?

Niedopasowaniem IUP i Idn i stabilności CP?

I już?O obecnych rozbieżności, jakie metody należy użyć?

Metody użyłem jest podłączenie źródła prądu stałego napięcia wyjściowego CP i dokonać DC sweep tego źródła od 0 do VDD gdy tylko IUP i Idn działa, czy to prawda?
 
Proszę wyjaśnić, czy podczas symulacji dla obecnych rozbieżności tylko jeden (UP? DN) lub obie są aktywne

 
frankiebai napisał:

Hi, jecyhale,

Dziękuję!

Can you tell me how do symulacji glith CP gdy switchs on / off?

Moja częstotliwość odniesienia 1MHz i używam źródłem impulsów z okresu 1us,

cykl pracy wynosi 50%, a nawet i źródło dn mają 50ns różnica w dziedzinie czasu, wynik jest tylko IUP lub Idn pracuje w 50ns, jest to prawo metoda?jecyhale napisał:frankiebai napisał:

Zaprojektowałem-Phase-Frequency Detector i Charge-Pump, jak bloków PLL.

A jakie parametry należy środek ten dwa bloki?

Niedopasowaniem IUP i Idn i stabilności CP?

I już?O obecnych rozbieżności, jakie metody należy użyć?

Metody użyłem jest podłączenie źródła prądu stałego napięcia wyjściowego CP i dokonać DC sweep tego źródła od 0 do VDD gdy tylko IUP i Idn działa, czy to prawda?
 
frankiebai napisał:

Hi, jecyhale,

Dziękuję!

Can you tell me how do symulacji glith CP gdy switchs on / off?

Moja częstotliwość odniesienia 1MHz i używam źródłem impulsów z okresu 1us,

cykl pracy wynosi 50%, a nawet i źródło dn mają 50ns różnica w dziedzinie czasu, wynik jest tylko IUP lub Idn pracuje w 50ns, jest to prawo metoda?jecyhale napisał:frankiebai napisał:

Zaprojektowałem-Phase-Frequency Detector i Charge-Pump, jak bloków PLL.

A jakie parametry należy środek ten dwa bloki?

Niedopasowaniem IUP i Idn i stabilności CP?

I już?O obecnych rozbieżności, jakie metody należy użyć?

Metody użyłem jest podłączenie źródła prądu stałego napięcia wyjściowego CP i dokonać DC sweep tego źródła od 0 do VDD gdy tylko IUP i Idn działa, czy to prawda?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top