C
catrat
Guest
Ile podnieść wydajność Mogę z ASIC do pełnego niestandardowy układ projektowania W 32bit uP projektu?
Dziękujemy za pomoc!
Dziękujemy za pomoc!
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
R
rfsystem
Guest
Godzina:
Zakładam, że większość crictical ścieżka jest 32bit integer adder.A 8x4 adder, 8bit zaszumieć przewozić i 4x przeprowadzenia lookahead w advanatge jest około 2-3x w streszczeniu optymalizacji dobrego standardu komórki.
Powierzchnia:
2x
Moc:
4-6x
Zakładam, że większość crictical ścieżka jest 32bit integer adder.A 8x4 adder, 8bit zaszumieć przewozić i 4x przeprowadzenia lookahead w advanatge jest około 2-3x w streszczeniu optymalizacji dobrego standardu komórki.
Powierzchnia:
2x
Moc:
4-6x
J
Jaz
Guest
Pytanie jest bardzo nieprecyzyjne.Istnieje wiele czynników, takich jak specjalny wniosek, kwotę rurociągu etapach, co zestawu instrukcji korzystania, jak dobry zwyczaj pełnego projektu i układu, to jak dobra Twojego ASIC DataPath syntezy narzędzia i komórek Biblioteka P & R, itd. jest całkiem możliwe, że nie widać poprawy będzie pełna niestandardowych wzorów.