PCI preoblem

[CRISP]

jak deceide różnych Read /
Write cmd (Memory Odczyt, Odczyt pamięci Line Memory Czytaj Kilka及Napisz pamięci, pamięci i utratę Napisz) podczas PCI master inicjuje jedną transakcję przez DMA w Backend logiczne?

 

[xv_ning999]

W jakiej części będzie się zdecydować?PCI kapitana? Lub urządzenie docelowe?

 

[CRISP]

xv_ning999 napisał:

W jakiej części będzie się zdecydować?
PCI kapitana? Lub urządzenie docelowe?

 

[hung81]

jeśli można znaleźć tutaj:
www.singlix.org/trdos/PCI22.pdf

 

[andonie12]

Kruchy,

Jeśli PCI wysyłania do Ciebie jeden sygnał o nazwie: backend_rdn_wr w tym przypadku musisz zbudować stanu maszyny do generowania i write_enable read_enable sygnałów dostarcza flash.Poniżej jest część mojego wzoru, w jaki sposób wygenerować zapisu / odczytu sygnałów oparte na jednym PCI sygnału backend_rdn_wr.Daj mi znać, jeśli potrzebujesz więcej informacji na ten temat

przypadku flash_state jest

przy IDLE => - obecny adres ważnych danych
flash_cen_int <='0 '; - i chip umożliwi tutaj
flash_state <= WE1;
kiedy WE1 => - dysk wen 30 nsec
flash_wen_int <= nie backend_rdn_wr;
flash_oen_int <= backend_rdn_wr;
flash_state <= WE2;
kiedy WE2 =>
flash_state <= WE3;
kiedy WE3 =>
flash_state <= WE4;
kiedy WE4 => - zatrzask danych 120 nsec
flash_reg <= flash_data_c;
flash_wen_int <='1 ';
flash_oen_int <='1 ';
flash_state <= WE5;
kiedy WE5 => - winda cen 150 nsec i sygnał
flash_cen_int <='1 '; - o_backend_rdy do pci backend
flash_state <= SPORZĄDZONO;
gdy inni => null;

zakończenia sprawy;

 

[abhineet22]

obiously pci kapitana

 

[Prasanna Kumar]

Wierzę, że mamy C / BE polecenia z 4 bitowa wartość, która określa każdego z powyższych transakcji gdzie slave interfejsu musi wyglądać i zrozumieć,

 

[eelinker]

Spróbuj tej książki:
PCI architektura systemu
PRZEZ: Tom Shanley