PCI IP CORE v5.1.9

F

FoxB

Guest
Hi All!

PCI IP CORE v5.1.9

Status: dostępne - utrzymanie prasowa

Cechy:
- Usunięto różne problemy wykryte w v5.1.8
(patrz kompletny dokument historii edycji szczegóły-http: / / www.plda.com / pcicore / pci_core_history.pdf / 17KB)- Usunięto możliwość przerwania działalności stanowi zarządzanie energią innych niż D0.
- Poprawki lepki przywrócić funkcjonalność (impreza PME z D3cold) jako asynchroniczne (wyzerowanie PCI lub PowerOn Reset) i synchroniczny reset jest już tylko reset zarządzania energią
- Parytet Kłopoty obliczenia przy użyciu "cbe_out" sygnał zamiast "cbe_in" sygnał dla transakcji mistrza.
- Usunięto możliwość utraty danych, które mogą wystąpić w czasie 64-bit DMA pisać na pierwsze dane, gdy DMA restart / kontynuować transfer po zdarzeniu Timer opóźnienia (bug wprowadzony w wersji 5.1.8 tylko).
- Rozwiązuje problemy zakończenie kapitana, gdy zegar opóźnienia wygasa za niska wartość rejestru zegara przy opóźnieniach dotacji zostanie usunięta przed pierwszym etapie danych.
- Rozwiązuje problemy BAR granicy z celem odłączyć bez danych po zewnętrznej kapitan próby przekroczenia granicy stron BAR.
- Poprawki PERR # wyjście umożliwiające problemów.
- SR15 Kłopoty raportowania błędów w SERR # błędzie, nawet jeśli system raportowania błędów jest wyłączona.

FoxB

 

Welcome to EDABoard.com

Sponsor

Back
Top