Ostrzeżenie: Znaleziono zegar wysokiej naruszenia czasu na 544,19 ns w rejestrze

[Zhanhe Tuo]

Zasymulować mój kod Verilog z Quartus II, i to widać Ostrzeżenie: Znaleziono zegar wysokiej naruszenia czasu na 544,19 ns w rejestrze "| Led_Display | LED_DATA2 ~ reg0". Czy ktoś rozwiązać ten problem proszę.

<span style="color: grey;"><span style="font-size: 10px">---------- Post added at 08:55 ---------- Poprzedni post był 08:53 ----------</span></span>
To jest mój kod, dzięki, zawsze @ (posedge clk) i rozpocząć

 

[mrflibble]

zasymulować mój kod Verilog z Quartus II, i to widać Ostrzeżenie: Znaleziono zegar wysokiej naruszenia czasu na 544,19 ns w rejestrze "| Led_Display | LED_DATA2 ~ reg0".

Czy to setup / hold naruszenie może być? Jakie częstotliwości zegara używasz w symulacji?

 

[Zhanhe Tuo]

Okres zegara 10ns

<span style="color: grey;"><span style="font-size: 10px">---------- Post added at 10:04 ---------- Poprzedni post był 09.: 59 ---------- </span></span>
Dzięki. Po zmianie cyklu zegara do 100ns, wydaje się w porządku.

 

[mrflibble]

W drodze rozwiązywania problemów, co, jeśli się tego okresu zegara 100 ns, to magicznie zniknie, czy też wciąż tego samego rodzaju błędy? Być może trzeba będzie uruchomić symulację trochę dłużej ...

 

[Zhanhe Tuo]

Dziękuję.

 

[mrflibble]

, Które następnie wydają się wskazywać setup / przytrzymaj naruszenia. Co możesz zrobić, to patrzeć na statyczne raport czasu i zobaczyć, co część w szczególności to powoduje. Dodatkowo, jeśli dioda rzeczy naprawdę się dzieje na diody LED, a następnie 100 MHz może być trochę dużo tak więc konieczności uruchomienia tej części projektu na 10 MHz może być bez problemu i tak ...