ostrzeżenie kompilatora Design

[siva_7517]

Cześć,

Używam kompilatora projektu do syntezy.
Mam ostrzeżenie za robienie kompilacji.Stan ostrzegawczy jest 1 potencjalny problem w design.When zrobić check_design istnieje wiele portów nie jest podłączony.
Poniżej znajduje się kilka ostrzeżenie, że podaje design_compiler.Nie mam pojęcia gdzie ja się nie udało.Informacja: Istnieje 1 potencjalnych problemów w projekcie.Proszę uruchomić "check_design po więcej informacji.(LINT-99)Ostrzeżenie: W projekt "stage1_2_0_DW01_add_4" port "CI" nie jest podłączony do wszelkich sieci.(LINT-2

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Chłodny" border="0" />Ostrzeżenie: W projekt "stage1_2_0_DW01_add_4" port "CO" nie jest połączona z żadną sieci.(LINT-2

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Chłodny" border="0" />

 

[beta0]

Chyba nie ma licznika w swoim wystrojem, Waring znajduje się po Maping swój projekt do designware
dodatek i kiedy etapie optimzation zakończeniu
ten problem zniknie.
So I guess I'll nie musisz martwić się o to.

 

[siva_7517]

cześć,

Tak, jest sprzeczne z mojego projektu.W końcu, kiedy robię i poziomie bramy symulacji cant get właściwego wyjścia.