OPAMP ac symulacji

Q

qqic

Guest
Projektuję OPAMP, kiedy dwukrotnie szerokość i długość para różnicowa wejściowych, margines fazy zmieniony z 60 stopni do 40 stopni, może ktoś mi powiedzieć tego przyczyna? dziękuję
 
Lepiej określić konfigurację OPAMP. Powiedz, złożonej konfiguracji kaskody, CGD tranzystora wejściowego obniży 2. słup, co PM.
 
to lepiej wziąć pod uwagę inne tranzystor, może wpływać na charakter innych MOS
 
OPAMP jest złożony kaskody, w pierwszym Myślę, że to CGD z pary wejściowe, które niszczą margines fazy, ale CGD jest 20f i gm = 0.5u, to zero jest o 4G i szerokości pasma wzmocnienia jedności OPAMP jest 200M, więc CGD wpływ jest niewielki. ale obok tego powodu nie mogę znaleźć innych powodów, może wycieku? mój proces 90nm! thabk bardzo! [Size = 2] [color = # 999999] Dodano po 1 minutach: [/color] [/size] Przepraszam! gm 0.5m
 
dominujący biegun jest na wyjściu, ya, wejście CGD wpływ jest small.make upewnić się, że nastawienie sprawia, że każdy dc mosfet pracy w nasycić region.and częstotliwości wzmocnienia jedności 200M, czy potrzebne są tak duże pasma?
 
Witam qqic: Myślę, że wzrost w i l tranzystora wejściowego, a następnie wejście zwiększy pojemność, więc drugi biegun gm tj. / c będzie się zmniejszać, więc margines fazy się gorzej! odniesieniu!
 
Witam wszystkich, wiem, dlatego, kiedy para wejście S * L wzrost, wzrost cds szybko! z punktu DC pracy: CD = 72f cdg =- 72.5f CGS CGD =- 10.7f =- 120f Mam 2 pytania: 1> dlaczego cdg jest minus w symulacji DC widmo? 2> dlaczego CGD nie to samo, CDG, a CDG jest znacznie wysokie? 3> dlaczego płyty CD są znacznie wysokie? w mojej opinii powinny być cds bardzo małe? Dziękuję bardzo!
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top