Op Amp wejściowych offset metody usuwania

[tia_design]

Cześć, chłopaki,

Jak faceci zmniejszenia wkładu offset dla DC wysoki zysk (powiedzmy 120dB) CMOS Op Amp (VDD = 3.3V)?Jednym ze sposobów jest wprowadzenie pomocniczego portu równoległego do głównego portu,
a następnie callibration napięcie stosowane jest do tego auxliiary portu.Taka metoda jest rzeczywiście nie jest dobre dla wysokiego zysku Op Amp.
Uważam, że Texas Instruments TLC4501 CMOS Op Amp (http://focus.ti.com/lit/ds/slos221b/slos221b.pdf)
z wykorzystaniem cyfrowej wykrawania, aby uzyskać tak niskie, jak 10uV wkład wyrównania.Czy ktoś ma pomysł tego programu?lub w jaki sposób mogę znaleźć podobne patenty lub papieru?
Dziękuję bardzo!

 

[Vamsi Mocherla]

Zobacz cyfrowych przycinanie jest dostosowanie wszelkich parametrów urządzenia po produkcji.Na przyklad, w przypadku BGRs lub układów jak ADCs lub DACs, będą potrzebować adjustements ich rezystory, itp uzyskania idealnego wartości.Zazwyczaj tego przycinanie mogą być programowane przez łącze albo bezpiecznika poprzez spalenie lub przełączniki, które są kontrolowane przez ROM.

Ale najważniejsze procesu (fab) powinna wspierać ją.Albo, nie ma celu.

Jeśli chcesz mieć niski offset, spróbuj i dostrojenia do długości obecnej lusterka lub poprzez zwiększanie obszarów różnicy parami.

Nie ma innej techniki nazywane Chopper stabilizacji.Tutaj staramy się próbki offsetu w jednej fazie i odejmować go na różnicę wejściami wzmacniacza.

Mam nadzieję, że to pomoże .......