opóźnienie Insetion i Skew of the Clock

[sharu]

Co zrobić, jeśli opóźnienie Wprowadzenie i Pochyl zegara jest bardziej niż określone?Co stanie się z projektu?

 

[Memphis]

O ile wiem, to pozwoli zbieżności czasu stają się trudniejsze .... Nadzieja ta jest pomocna ...

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[linuxluo]

cześć,
Myślę, że w większości konstrukcji, tylko opiekę lokalnych pochylać.

 

[semiconductorman]

Dodanie opóźnienia jest również bardzo istotne, ponieważ jeżeli u starają się zamknięcia terminu pełnego IC następnie kliknij przycisk OK.ale jeśli u zamykają powiedzmy, że moduł, który zasiada w pełnym IC.PLL zwykle jest używany do dystrybucji zegara ...zobacz co teraz problem przyjdzie, jeśli nie spełniają odpowiednie opóźnienie wprowadzenia!!

 

[funzero]

Podczas syntezy, projektowania overconstrained może 10%.można powiedzieć, że jest daleko.
Myślę, lepiej re-syntezy to, aby spełnić Twoje ograniczeń czasowych.

 

[power-twq]

Jeśli pochylać jest większy, a następnie przekazać dane z jednego Zarejestruj RTO innego rejestru

zostaną utracone z powodu posiadania naruszenia czasu.

w razie opóźnienia wstawiania jest zbyt duży, prędkość, że układ commnuicate z innymi

chip będzie bardzo powolny.sharu napisał:

Co zrobić, jeśli opóźnienie Wprowadzenie i Pochyl zegara jest bardziej niż określone?
Co stanie się z projektu?