odzyskania zegara cyfrowego strumienia danych mają szczególne freq

[ducna]

Mam pewne kłopoty z problemem: z cyfrowego strumienia danych mają konkretnej częstotliwości (np. E1 - ale jest dekodowane HDB3 - tylko 1-5V, 0 - 0V), jak odzyskać zegar strumienia (tej samej fazy, freq jest specyficzny) przy użyciu szczegółowo na FPGA Spartan 3 firmy Xilinx, niektórzy mówią do mnie za pomocą DCM (Digital Clock Manager), ale DCM można rozwiązać ten problem?i jak
niektóre znane organowi proszę mi powiedzieć.Thanks a lot

 

[EDALIST]

CDR odbywa się z PLL scalone oparte.
można użyć transceiver rocketio znalezionych w virtex2pro o virtex4 na CDR.
wniosków alo sprawdzić Xilinx.

 

[ducna]

Po pierwsze, dziękuję EDALIST za pomoc, ale jak widzę: na Xilinx ma kilka rozwiązań o CDR:
XAPP224 - Odzyskiwanie danych - ale wyjście dość specjalne (zobacz więcej szczegółów na temat tej aplikacji)
Xapp250 - Zegar i odzyskiwania danych zakodowanych Datastream - ale pojawią się jakieś inne urządzenie, takie jak VCO lub VCXO (polecam MAXim2605-2609 zgodnie z uwagą APP) i dodatkowy układ dość skomplikowane

również, jak widzę - niektóre tradycyjne aplikacji za pomocą kodu DPLL dość proste, nie należy używać DCM z FPGA, korzystać tylko z HDL (VHDL, Verilog) na budowę

Więc co jest lepsze rozwiązanie?Czy ktoś powiedz mi o problem?