o

[junchaoguo51888]

kto może mi odpowiedzieć na następujące problem?
i wdroży zmiennej częstotliwości PWM wyjścia,
jeśli stosuje się bezpośrednio cyfrowej syntezy częstotliwości (DDFS) technologii,
to jest wykonalne?

 

[wzd]

To wydaje się skomplikowane.W tym celu należy dokonać stałej szerokości impulsu.Jeśli masz analogowego sygnału na częstotliwości ma biec przez ADC uzyskać bitów na DDS.

 

[electronrancher]

zmiennej częstotliwości jest faktycznie uważana PFM, nie PWM - Twój przypadek jest ograniczenie 99,9% cykl na Fmax ..

nie potrzebują DDFS, ponieważ jesteś tylko generują zegar zmiennej częstotliwości.Możesz prawdopodobnie korzystać z podstawowych obwodów z DDFS do dostarczania zmiennej częstotliwości zegara do nieco PWM systemu.Może to być trudne do stabilizacji przy dużej mocy wyjściowej, gdyż problemy związane z subharmonic PWM zostanie powiększony ze względu na dodatkowe opóźnienia w częstotliwości odszkodowania obwodami.

Spróbuj zaczynając od minimum
do startu
w czasie PFM,
a następnie zbudować w PWM, że jeśli nie może on spełnić Twoje wymagania.

 

[junchaoguo51888]

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Pytanie" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_arrow.gif" alt="Arrow" border="0" />

Moim celem jest i musi generat cyfrowy
odniesienie pierwszego sygnału, jeśli mogę użyć DDFS generat sygnał, to może korzystać z sygnału generat PWM.
Zastanawiam się, jeśli jest to wykonalne!