L
lsa1961
Guest
Czy ktoś korzystać NIOS-core (@ ltera)?
Twój komentarz, proszę?
Twój komentarz, proszę?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
M
manitooo
Guest
versatil
Kocham go i to działa dobrze
U można umieszczać urządzenia peryferyjne U wanna (jeśli Ur FPGA mają wystarczająco miejsca oczywiście)
U wybrał amout RAM, ROM, nbr z UART, SPI, minutnik, IO ...
U mają speciale peryferyjnych linku do SRAM, FLASH ....
Możesz napisać własną Ur peripherale w mikro lub z NiOS, ale wihtin chipa lub więcej offchip (np. zewnętrznych ROM ... lub ADC)
Well, I like it very much
Używam go na APEX20K600E i na chwilę obecną mogę używać:
16K ROM (gdzie kładę moje code)
8K RAM
1 UART
1 32bits PIO
1 9 bitowe PIO
2 4 bit PIO
2 2bits PIO
Ale mam zamiar umieścić inne UART i kilka innych dodatkowych IO
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />Cóż w wznowienie: to naprawdę zabawne i versatil
Kocham go i to działa dobrze
U można umieszczać urządzenia peryferyjne U wanna (jeśli Ur FPGA mają wystarczająco miejsca oczywiście)
U wybrał amout RAM, ROM, nbr z UART, SPI, minutnik, IO ...
U mają speciale peryferyjnych linku do SRAM, FLASH ....
Możesz napisać własną Ur peripherale w mikro lub z NiOS, ale wihtin chipa lub więcej offchip (np. zewnętrznych ROM ... lub ADC)
Well, I like it very much
Używam go na APEX20K600E i na chwilę obecną mogę używać:
16K ROM (gdzie kładę moje code)
8K RAM
1 UART
1 32bits PIO
1 9 bitowe PIO
2 4 bit PIO
2 2bits PIO
Ale mam zamiar umieścić inne UART i kilka innych dodatkowych IO
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />Cóż w wznowienie: to naprawdę zabawne i versatil
E
ep20k
Guest
Zgadzam się z tekstem powyżej.Także @ ltera ma obniżyli nagród developerski desek.
D
ddr
Guest
normalnie nie można syntetyzować swoje nios-vhdl/verilog-design po kompilacji w synplify.Dzieje się tak, ponieważ sopc budowniczego stawia na niskim poziomie, architektura konkretne rzeczy w VHDL / verilog która przekłada synplify niesłusznie.
proste rozwiązanie jest zmiana docelowego urządzenia w sopc budowniczy w flex10ke.
po tym można skompilować i syntetyzować bez problemu!
happy nios-nia!
ddr
proste rozwiązanie jest zmiana docelowego urządzenia w sopc budowniczy w flex10ke.
po tym można skompilować i syntetyzować bez problemu!
happy nios-nia!
ddr
V
Vonn
Guest
Wxcuse mnie, ale wiem, może to, co jest NIOS-core
E
elektrom
Guest
Hi donadon,
Zobacz tę stronę, aby zrozumieć więcej
<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />http://www. ltera.com @ /
products / urządzenia / nios / Nio-index.html? xy = hp2_nhp
Zobacz tę stronę, aby zrozumieć więcej
<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />http://www. ltera.com @ /
products / urządzenia / nios / Nio-index.html? xy = hp2_nhp
D
dsp_
Guest
Hi everybody
ile miejsca / bramy nie używać?
I nakazał UP2 z flex10k70 jest możliwe wykorzystanie minimalnej wersji nios na to?<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Pytanie" border="0" />EDIT: pytanie bezużyteczne i znaleźć odpowiedzi w głębi altera =)
dla tych, którzy są zainteresowani tutaj jest ...
http://www.altera.com/literature/an/an178.pdf
@ ->
A
dzięki
dsp_
ile miejsca / bramy nie używać?
I nakazał UP2 z flex10k70 jest możliwe wykorzystanie minimalnej wersji nios na to?<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Pytanie" border="0" />EDIT: pytanie bezużyteczne i znaleźć odpowiedzi w głębi altera =)
dla tych, którzy są zainteresowani tutaj jest ...
http://www.altera.com/literature/an/an178.pdf
@ ->
A
dzięki
dsp_
M
manitooo
Guest
około 1500 do 2000 Logic element prosty NiOS projektowania
Mam inne pytanie, do którego go używać
Mam określiła ROM (od 0x0000 do 0x3FFF) i pamięci RAM (od 0x4000 do 0x4FFF)
Ale w moim nios firmware, kiedy robię prosty malloc (), to wskaźnik resturn mnie na ROM strefy: cichy nie jest to dziwne?
Czy ktoś już napotkał ten błąd?
Jeśli tak, to jak mogę to prawidłowe
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />(FAE moje jest naprawdę na mój problem)
plz help
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />THX
Mam inne pytanie, do którego go używać
Mam określiła ROM (od 0x0000 do 0x3FFF) i pamięci RAM (od 0x4000 do 0x4FFF)
Ale w moim nios firmware, kiedy robię prosty malloc (), to wskaźnik resturn mnie na ROM strefy: cichy nie jest to dziwne?
Czy ktoś już napotkał ten błąd?
Jeśli tak, to jak mogę to prawidłowe
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />(FAE moje jest naprawdę na mój problem)
plz help
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />THX
L
lsa1961
Guest
I'm dziękując wszystkich za swoje odpowiedzi.
Jeszcze jedno pytanie.
Czego używać do debugowania na żeton o swoim NIOS systemów?
@ ltera rozwiązanie: ByteBlasterMV pobrać kabel RedHat
z linii poleceń debugera.
Że będzie dobrze działać?
Czy muszę w FS2 rozwiązanie: w docelowy system analizator Szybsza Technology kod | pracownia Debug narzędzie?
Komentarz, proszę.
Jeszcze jedno pytanie.
Czego używać do debugowania na żeton o swoim NIOS systemów?
@ ltera rozwiązanie: ByteBlasterMV pobrać kabel RedHat
z linii poleceń debugera.
Że będzie dobrze działać?
Czy muszę w FS2 rozwiązanie: w docelowy system analizator Szybsza Technology kod | pracownia Debug narzędzie?
Komentarz, proszę.
D
ddr
Guest
lsa1961 napisał:
I'm dziękując wszystkich za swoje odpowiedzi.
Jeszcze jedno pytanie.
Czego używać do debugowania na żeton o swoim NIOS systemów?
@ ltera rozwiązanie: ByteBlasterMV pobrać kabel RedHat z linii poleceń debugera.
Że będzie dobrze działać?
Czy muszę w FS2 rozwiązanie: w docelowy system analizator Szybsza Technology kod | pracownia Debug narzędzie?
Komentarz, proszę.
I'm dziękując wszystkich za swoje odpowiedzi.
Jeszcze jedno pytanie.
Czego używać do debugowania na żeton o swoim NIOS systemów?
@ ltera rozwiązanie: ByteBlasterMV pobrać kabel RedHat z linii poleceń debugera.
Że będzie dobrze działać?
Czy muszę w FS2 rozwiązanie: w docelowy system analizator Szybsza Technology kod | pracownia Debug narzędzie?
Komentarz, proszę.
P
phoenixfeng
Guest
Czy istnieje url pobrać nios
D
davorin
Guest
Zakładam, że nie można sprawdzić
na stronie internetowej @ ltera .. razie musiałby znaleźć oceny linku:
https: / / www. ltera.com/support/software/download/nios2/dnl-nios2_v1.0.jsp @
na stronie internetowej @ ltera .. razie musiałby znaleźć oceny linku:
https: / / www. ltera.com/support/software/download/nios2/dnl-nios2_v1.0.jsp @
C
cawan
Guest
Nios rdzeń jest elastyczne, aby być skonfigurowane w sopc Builder.Każdy z głównym składnikiem jest w stanie być ładowane i reconfigure dedykowane dla projektowania aplikacji.Kod źródłowy Nios 3.1 jest widoczny jako. V lub. Vhd ale począwszy Nios II, kod źródłowy cpu.v lub cpu.vhd już jest szyfrowana.Musisz zapłacić więcej, aby wygenerować pełny. SOF pliku, zamiast na czas określony plik.
R
RemyMartin
Guest
ddr napisał:
normalnie nie można syntetyzować swoje nios-vhdl/verilog-design po kompilacji w synplify.
Dzieje się tak, ponieważ sopc budowniczego stawia na niskim poziomie, architektura konkretne rzeczy w VHDL / verilog która przekłada synplify niesłusznie.
proste rozwiązanie jest zmiana docelowego urządzenia w sopc budowniczy w flex10ke.
po tym można skompilować i syntetyzować bez problemu!happy nios-nia!
ddr
normalnie nie można syntetyzować swoje nios-vhdl/verilog-design po kompilacji w synplify.
Dzieje się tak, ponieważ sopc budowniczego stawia na niskim poziomie, architektura konkretne rzeczy w VHDL / verilog która przekłada synplify niesłusznie.
proste rozwiązanie jest zmiana docelowego urządzenia w sopc budowniczy w flex10ke.
po tym można skompilować i syntetyzować bez problemu!happy nios-nia!
ddr