need_to_reset_all_flipflops_in_a_design

[ashu211188]

W projekcie nie wszystkie klapki wymaga resetu? Jeżeli reset nie jest obecny na niektóre klapki następnie wat się stanie? Wiem, że reset jest wykorzystywane do postawienia flipflops w znanym stanie. ale jest jakiś inny powód. Zasadniczo w projekcie dlaczego powinniśmy przywrócić wszystkie klapki? Czy nie działa przełącznik powerdown? - Myślę, że może dać wartość śmieci

 

[vipinlal]

Moc w dół przełącznika kasuje wszystkie klapki na '0 '. Ale będzie to również usunąć kod dostępny w ulotnej pamięci w FPGA. Również kasowanie jest przydatna, gdy różne flipflops wymagać wyzerowania w różnych stanach (albo '0 'lub '1').

 

[ashu211188]

dzięki Vipinlal r. Jeśli w projekcie, mam 10 japonki i z tych 10 japonki, 6 mają reset pin ale inny 4 nie ma resetowania obiektu, będzie to robić? czy musimy mieć reset logiki dla wszystkich 10 flops?

 

[FvM]

moc w dół przełącznika kasuje wszystkie klapki na '0 '.

moc na-reset jest często nie wystarczające do osiągnięcia znanego stanu, ponieważ nie została ona wydana synchronicznie do zegar systemowy.

Jeśli w projekcie, mam 10 japonki i z tych 10 japonki, 6 mają reset pin ale inny 4 nie ma resetowania obiektu, będzie to robić? czy musimy mieć reset logiki dla wszystkich 10 flops?

pytanie można tylko odpowiedzieć poprzez analizę systemu w szczegółach. Jeśli postęp stan systemu do wymaganego stanu, mimo początkowych stanów arbitralnych z 4 FFS, nie koniecznie trzeba przywrócić je. Oczywiście zresetować wszystkie FFS w systemie (i puść reset synchronicznie z zegarem) jest najlepszą drogą do osiągnięcia znanego stanu.