na zatrzask informatyka

[Dayang]

Cześć
Jak można zaprojektować takie zatrzask, że to wejście jest logika wysokiego i niskiego (dvdd dgnd) i zegarem.I to jest dwa wyjścia level.for przykład gdy napięcie wejściowe jest wysoki, a zegar jest wysoki wynik jest 1.8V, gdy wejście jest niskie, a zegar jest wysoki wynik jest 0.6V. (VDD to 3.3V).Jak mogę realizowane za pomocą Transisters minum i jest jakieś artykuły o tym opowiedzieć?Chcę używać takich zatrzask w bieżącym kierownicy dac do zmniejszenia glitch.ThanksDodano po 13 minut:fali jest załączony

 

[nandu_r]

Nie ma prostych rozwiązań

1) Jeśli chcesz używać precyzyjnych 1,8 i .6 V trzeba iść do bandgap a następnie generować inne buforowane napięcie, które można użyć jako dostaw i podstawy proste Invertor (aby uzyskać wymagane swing)
2) Jeśli nie chcesz dokładnie napięcia (1.8V, .6 V) można wykorzystać vt z tranzystorów, do wygenerowania tych napięć.