C
chris_li
Guest
Hi Guys, mam projekt (bez PLL), który zawiera "generator zegara" jazdy cały układ. "Generator zegara" ma jeden zegar główny i generować wiele zegarów przy użyciu różnych układów logicznych, w szczególności nie ma obwodu dzielnika! Innymi słowy, tylko bramki w tym subblock, ale układy kombinowane nie się proste! Jak wyżej, zastanawiam się czy powinienem uporządkować wszystkie bramy na każdy zegar ścieżki rozdzielone od nasady do generowanych zegar i zadeklarować je nie jako umywalka zegar, gdy CTS? Dzięki.