ModelSim Verilog symulacji poziomie bramy

F

fant123

Guest
Używam ModelSim 5.7, jestem tryng do symulacji netlist poziomie bramy. Ale jeśli mogę użyć ukryte es deklaracji drutu. lub 2 (siga, sigb, out); symulator nie przywiązują netto do wyjścia modułu i uważam, zawsze X. Ale i jeśli mogę sprawdzić sam moduł zachowuje się poprawnie. Czy ktoś wie, czy istnieją dyrektywy do ModelSim skompilować sctructure thi? I skorzystać z poniższych poleceń: vlog "biblioteki" v vlog netlist.v.
 

Welcome to EDABoard.com

Sponsor

Back
Top