Kod VHDL dla 4-bitowy sumator pomocą ieee.numeric_std.all-

[chopic]

Witam =] mam napisać kod VHDL dla 4-bitowy sumator korzystając z pakietu ieee.numeric_std.all. więc trochę napisał poczatku ale mój problem jest i nie wiem jak dodać do std_logic_vector (ów) pojedynczego bitu std_logic ust nosić w): library IEEE; używać ieee.std_logic_1164.all, wykorzystanie ieee.numeric_std. wszystkich; Ader podmiot jest port (

, b: w std_logic_vector (3 downto 0); carry_in: w std_logic; współpraca: bufor std_logic; s: bufor std_logic_vector (3 downto 0));​

Ader end; architektura arc_ader z Ader jest rozpocząć proces (a, b, carry_in) zaczynają s

 

[Dave_PL]

Możesz napisać sth tak:

 test jednostka jest port (: w std_logic_vector (3 downto 0), B: w std_logic_vector (3 downto 0); C_OUT: out std_logic; SUMA: poza std_logic_vector (3 downto 0)) , test podmiot koniec; a_test architektura testu rozpocząć (C_OUT, SUM)

 

[chopic]

Tnx ale muszę użyć "unsigned" rzecz bez konkatenacji lub pętlach = \

 

[TrickyDicky]

Dlaczego twój wejścia std_logic i std_logic_vector? dlaczego nie ma ich jak unsigned? wtedy nie musisz robić konwersje typów. Dave był prawie tam, ale on zapomniał niepodpisany typu (lub próbował użyć niestandardowego std_logic_unsigned opakowaniem). Będziesz musiał zrobić kilka konkatenacji, aby to zadziałało. Jako kolejny punkt, I dont like bufor (ani zrobić większość ludzi). Standardowa praktyka ma teraz większość ludzi używa sygnałów wewnętrznych do przechowywania wartości. Ale jeśli nalegać na użyciu std_logic_vector w portach:

 architektura arc_ader z Ader jest sygnał s_i: unsigned (4 downto 0); rozpocząć s_i