Klasa AB OPA AC Analiza?

M

mark_nctu

Guest
I design OPA z OTA wyjście klasy AB.

Kiedy OPA w Vdd = 5V, fazy odwróconej do 180.

Ale niskie VDD (3V) jest OK.Czy niektóre powiedz mi jak

rozwiązać problem?

Sieć:<img src="http://images.elektroda.net/1_1170255992.jpg" border="0" alt="Class AB OPA AC Analysis ??" title="Klasa AB OPA AC Analiza?"/>Test_Circuit:<img src="http://images.elektroda.net/39_1170256056.jpg" border="0" alt="Class AB OPA AC Analysis ??" title="Klasa AB OPA AC Analiza?"/>5V AC Wynik:<img src="http://images.elektroda.net/84_1170256115.jpg" border="0" alt="Class AB OPA AC Analysis ??" title="Klasa AB OPA AC Analiza?"/>Wynik 3V AC:<img src="http://images.elektroda.net/84_1170256115.jpg" border="0" alt="Class AB OPA AC Analysis ??" title="Klasa AB OPA AC Analiza?"/>

Dodano po 2 minuty:Niestety Reupload 3V AC Wynik:<img src="http://images.elektroda.net/65_1170256162.jpg" border="0" alt="Class AB OPA AC Analysis ??" title="Klasa AB OPA AC Analiza?"/>
 
NVIDIA zaprezentowała nowe mostki SLI do łączenia kart graficznych. Nie byłoby w tym nic dziwnego, gdyby nie fakt, że owe mostki są dedykowane dla entuzjastów modowania wyglądu obudowy komputerowej jak i samego wnętrzna jednostki centralnej. Mostki SLI mają srebrny kolor, który doskonale komponuje się z nowymi kartami GeForce GTX. Na wierzchniej st...

Read more...
 
z obrazu, kiedy OPA w Vdd = 3V, fazy odwróconej do 180.prawda?
w testbench, obecnie należy się tym samym fazę wprowadzania.

 
Nie ma problemu w projekcie, mogę sądzić zarówno 5V i 3V dość fazy margines tylko od powierzchni zysku.Możesz podać wejściowego etapu w celu sprawdzenia stabilności układu.

 
Nie rozumiem strukturę wypróbować wykazało, po prostu spróbuj tej struktury, w której jest 1G rezystor, kondensator jest 1F.<img src="http://images.elektroda.net/17_1170306420.gif" border="0" alt="Class AB OPA AC Analysis ??" title="Klasa AB OPA AC Analiza?"/>
 
walker5678 napisał:

Nie rozumiem strukturę wypróbować wykazało, po prostu spróbuj tej struktury, w której jest 1G rezystor, kondensator jest 1F.

 
LDC = CDC = 1000Dodano po 3 minuty:Hi walker5678:

Wejściowego etapu jest stabilna.Staram się struktury.Krzywa jest taki sam.

 
Nie ma problemu w swoim obwodzie, myślę, że można spróbować innego narzędzia do symulacji AC respose.Może to tylko błąd w narzędziu.I można spróbować innych różnych VDD w narzędzie.

 
Hi walker5678:

VOP służy do poczucia OPA prąd.

Więc VOP si DC = 0.

 
Ok, I see.
Struktury obwodu OPA jest po prostu normalny, i powinno być OK.Kilka sugestii:
1.Sprawdź punkt pracy DC obwodu przy Vdd = 3V i Vdd = 5V, aby sprawdzić czy nie ma żadnej różnicy, o zwrócenie uwagi na pływających stronniczości i MOSFET napięcie wyjściowe drzwi.Ale jeśli obwód może pracować pod 3V, 5V powinno być OK.Po prostu spróbuj.
2.Spróbuj odłączyć obciążenie i symulacji, aby sprawdzić czy jest OK dla Vdd = 5V.

Nadzieję, że pomoże.

 
Xjxmn Dzień:

Używam Hspice do symulacji układu.

Dzięki dla Ciebie propozycję.

Postaram innych vonder to narzędzie symulacyjne przyprawy.

 
Staram Smash do symulacji elektronicznych i uzyskać ten sam rezultat.

Ale zmiany innych fundry modelu przyprawy, faza jest ok na Vdd = 5V.

Możemy być pewni, że obwód jest na stałym poziomie wejściowym.

Może obwód jest OK.

Dzięki.

 
Myślę, że struktura układu jest OK, ale W / rozmiar L tranzystory mogą być problemów.Czy chcesz wiedzieć, jak można określić W / rozmiar L?Jeśli pływających obwodu stronniczości został zaprojektowany dla 3V wniosku, to nie może być problemem pod 5V, ponieważ nie należy cretain relacji między Foating obwodu stronniczości i MOSFET wyjście.Jeśli się mylę, po prostu wskazać.

Z pozdrowieniami.

 
Myślę, że problem wynika z jednej stałej bloku obiegu lub zakłócenia w cascodes.Używam tej architektury na chwilę i nie wiele Wyrażać dotrzeć zyski ponad 100dB.Zyski pokazana na rysunkach są słabe 70dB.

Proszę przesłać schemat ukazujący wszystkie tranzystory.Również wskazać wspólnego napięcia wejściowego w trybie.Może obwodu OIS nie działa na swoim liniowy regionu.Jestem prety czy problem wynika z złe polaryzującego.

 
Od działki zysk 5V, można obliczyć margines fazy.

PM = 180-90-arctg (0,1) arctg (0,01) = 84,6
arctg (0,1) dla udziału drugi biegun, arctg (0.01) do zera.

Myślę, że słabe zyski, ponieważ cascode działa tranzystor liniowy w regionie, 5V stanie.Ponieważ oba 3V i 5V te same GBW, ale ich-3dB częstotliwość jest inna.Sądzę więc, że głównym Polak mały opornik sygnał jest zmniejszone, gdy działa w obwodzie 5V stanu w obecnym modelu, my zasugerować to należy sprawdzić obwód stronniczości, powinien istnieć pewien problem.Ale jeśli nie zależy zysk, obwód działa stabilnie na tyle margines fazy.

 
W / rozmiar L M3, M4, M7, M8 wraz z M13, M14 powinny być zaprojektowane tak bogato.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top