jest 7.5mm * 7.5mm duży chip, dla technologii CMOS 0.35um?

W

wateror

Guest
Jestem projektowania IC, które mogą potrzebować 7,5 mm * 7,5 mm obszarze. Czy jest możliwe, problem w taki układ duże? dzięki
 
oraz nie może być wiele kwestii dependendent procesu. Jakie proce swoje pracujesz??
 
Nie będzie wiele problemów, jeśli jesteś projektantem, ale incase wiesz, że niektóre z podstawowych problemów, które ponownie są procesem uzależnionym to nie będzie duży problem. Ale rozmiar jest chip jest na tyle duże, więc trzeba zadbać o połączenia między łączy i możliwe opóźnienia spowodowane przez nich: D. Także to zależy od gęstości projektu.
 
zależy co masz projektowania ... dla transceiver ów w porządku ... dla przetwornicy masz zamiar trochę za burtę ...
 
Jestem projektowania IC, które mogą potrzebować 7,5 mm * 7,5 mm obszarze. Czy jest możliwe, problem w taki układ duże? dzięki
 
oraz nie może być wiele kwestii dependendent procesu. Jakie proce swoje pracujesz??
 
Nie będzie wiele problemów, jeśli jesteś projektantem, ale incase wiesz, że niektóre z podstawowych problemów, które ponownie są procesem uzależnionym to nie będzie duży problem. Ale rozmiar jest chip jest na tyle duże, więc trzeba zadbać o połączenia między łączy i możliwe opóźnienia spowodowane przez nich: D. Także to zależy od gęstości projektu.
 
zależy co masz projektowania ... dla transceiver ów w porządku ... dla przetwornicy masz zamiar trochę za burtę ...
 

Welcome to EDABoard.com

Sponsor

Back
Top