K
khsung
Guest
Jestem projektowania VCO za pomocą napięcia na prąd konwertera, jak pokazano na Rys.13 z "generator PLL Zegar z 5 do 110MHz z zakresu blokady mikroprocesorowe" JSSC. 1992 Phase listopada symulacji hałasu (PSS, Pnoise) Wyniki pokazują, głównym źródłem hałasu jest napięcie-prąd NMOS i PMOS Walutowy (drenaż-source odporności termicznej hałasu). jak mogę zmniejszyć szumy fazowe? Dziękuję.