jak wywołać xinilix podpisana mnożnika

[tarkyss]

jak wywołać xinilix podpisana mnożnika Verilog?
Ostatnio edytowane przez tarkyss dniu 06 września 2005 5:04, edited 1 time in całkowita

 

[Gliss]

tarkyss,
Możesz instatiate mutliplier szablonu ISE 7.1i.
Na przykład:
Przejdź do Edycja-> Język Szablony-> VHDL-> Urządzenie Primitive przykładu-> FPGA-> arytmetyczne Funkcje-> 18x18 Asynchronous Mutliplier
I znajdziesz ten kod:

Kod:

wykorzystania UNISIM.vcomponents.all;- <----- Wytnij poniższy kod i wklej tę linię do ciała architektura ---->- MULT18X18: 18 x 18 podpisane asynchroniczne mnożnika

- Virtex-II/II-Pro, Spartan-3/3E

- Xilinx HDL Language Template wersji 7.1iMULT18X18_inst: MULT18X18

port map (

P => P - 36-bitowy mnożnik wyjścia

=> - 18-bitowy mnożnik wejście

B => B - 18-bitowy mnożnik wejście

);

 

[echo47]

Jakie oprogramowanie i języka używasz?

Podczas kompilacji VHDL lub Verilog z XST, możesz po prostu użyć "*" mnożenie operatora oraz podpisaną operandów.Patrz "arytmetyczne" punkt w XST User Guide.XST automatycznie wnioskować mnożnika.To sprawia, że twój HDL czytelniejszy i bardziej mobilny niż wyraźnie instancji mnożnika.

To jest forum ASIC.Lepiej zadawać pytania w Xilinx FPGA / CPLD forum.

 

[Gliss]

Ok ..ale on specjalnie na pytanie jak do instancji Xilinx jeden.
I masz rację, powinno to iść w sekcji FPGA.Może mod go przenieść?