Jak wykonać kopię komentarz SDF do VHDL?

[swgchlry]

Mój projekt jest wirote w VHDL, ale SOC Encounter przeczytać Verilog pliku netlist bramy.
Po syntezie, Synopsys DC może generować bramy netlist poziomie zarówno w formacie VHDL i Verilog.Ale chcę to zrobić po symulacji układu z bramą VHDL-netlist poziomie, jest to możliwe?Czy sdf może być adnotacji VHDL bramy pliku netlist poziomie?

 

[chen_hongbin]

Mam to samo pytanie.Czy ktoś mógłby odpowiedzieć?

 

[jtbaron]

u może napisać moduł Verilog format i componet w swoim głównym testbench poziomie.