jak symulować przepustowość PLL

J

jerryhuang

Guest
Muszę nauczyć projektowania PLL, w jaki sposób zwiększyć przepustowość PLL? dzięki

 
Głównym składnikiem, który wpływa PLL przepustowość jest thwe filtr pętli,
podczas projektowania u u filtr pętli musi zapewnić, że przepustowość pętli jest mniejsza niż reffernce ur częstości "ważności zbliżenia linaer"

about u symulacji może symulować thwe PLL systemu Using MATLAB w domenie fazy u można uzyskać przepustowość odpowiedzi kroku.stabillty
również u można zasymulować w dziedzinie czasukhouly

 
dzięki, mam pytanie, czy większa przepustowość PLL, szybszy czas blokady PLL? a ja nie wiem, jak korzystać Matlab do symulacji pętli PLL z filtrem, czy są jakieś części, jak rezystor i modelu kapitału w Matlab w rytm, możesz mi dać próbkę Matlab, lub po prostu należy znać funkcję transferu filtr pętli?

 
Tak jak przepustowość PLL zwiększyć szybkość PLL zwiększyć lub zmniejszyć czas blokady
o symulacji w programie Matlab insted z componnet użyć funkcji transferu filtr s domeny ", ale jak ablock" model VCO jest integrateor pomnożony przez stałą "KVCO"

Mam nadzieję, że pomoże

khouly

 
duża przepustowość również oznacza, że pętla będzie więcej hałasu od wejścia.
Masz do bilansu czasu blokady, jitter za widowisko.Również szerokości pasma musi być mały w porównaniu z częstotliwości wyjściowej inaczej twój aproksymacji liniowej PLL może nie działać dobrze

 
yeah
oraz u mogą korzystać z niskich oscylator refernce jetter
ale także zwiększenie dzielnika jest wartość mnoży się hałasu fazy krystalicznie "wzmacniać hałas etap"
so u muszą wiedzieć, co należy u od PLL i parametry pętli kompromisu

khouly

 
Czy przepustowość PLL zdefiniowanej maianly przez przepustowość filtra pętli? Dlaczego shuold przepustowość PLL być niższa niż czestotliwosc z refernce, uwagę hałas?

 
Myślę, że szerokość pasma pętli określi zakres przejęcia pll.if u starają się zmniejszyć tętnienia w VCO kontrola napięcia poprzez obniżenie przepustowości pętli i odrzucanie dużej części frequerny następnie suffers.this zakresie nabycia, ponieważ zakres częstotliwości PLL zamków, które jest określane przez Win-Wdiv <WLPF.

Pozdrowienia
Amarnath

 
Przepustowość PLL przybliżeniu równa Icp * Kvco * R / 2 * Phi * N
Icp gdzie jest prąd pompy Charge, Kvco jest zysk VCO, R jest wartością oporności 2 filtr pętli zamówienia.N jest stosunkiem rozdzielacza.

więc jeśli chcesz zwiększyć przepustowość, można zwiększyć wartość R. Ale cnanot zwiększyć przepustowość jest zbyt duża.To Lemat że przepustowość powinna być mniejsza 1 / 10 częstotliwości wejściowego w celu uniknięcia niestabilności.

 
również zwiększenie R, zwiększy hałas z niej "wzrost hałasu etap"

khouly

 
cześć!

Mam nadzieję, że ten artykuł pomoże ci.

pozdrowienia,
Vijay
Przepraszamy, ale musisz się zalogować, aby wyświetlić ten załącznik

 
cześć!

Mam nadzieję, że ten artykuł pomoże ci.

pozdrowienia,
Vijay
Przepraszamy, ale musisz się zalogować, aby wyświetlić ten załącznik

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top