Jak rozumieć Timing / Optymalizacja Po Synteza

E

easytarget

Guest
Cześć,

Czy ktoś mógłby zaproponować praktyczne książki (czy coś takiego) na syntezę, która wyjaśnia, ograniczenia czasowe i optymalizacji?Czy jest to dobra książka na ten cel:

http://www.amazon.com/exec/obidos/ASIN/0137943482/qid%% 3D1124319545/sr 3D11-1/ref 3Dsr_11_1/102-9701514-5995354%

Dokumentacja dostarczona z narzędzi (Xilinx, Leonardo, synplify) nie jest wystarczający dla moich biednych mózgu.A gdy już przy tym jesteśmy, może ktoś mi powiedzieć, czy pad do czasu instalacji jest taki sam jak czas konfiguracji?Thanks a lot.

 
Albo możesz odczytać dokumentów w Synopsys sprzedawały takie jak kompilator projekt wychowawczy lub instrukcji.To będzie pomóc direcly.

 
Cześć,

"Zaawansowany ASIC Chip Synthesis przy dcand PT" przez Himanshu Batnagar jest bardzo dobra książka, która może ci pomóc "

można pobrać z tej strony.

Pozdrowienia

 
Ponadto możesz zwrócić DC_Training materiału, który można pobrać stąd.

 
Odnosi się do sprzedaży i u got 99% odpowiedzi.Książki są dobre, a przez większość czasu przeterminowane z nowych poleceń wprowadzono kwartalne

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top