jak pisać Verilog kodujący wartość dziesiętną

[siva_7517]

Witam, jestem obecnie projektowaniu szybkiej transformaty Fouriera (FFT) chip. Tymczasem po drugiej stronie mam z wartości dziesiętnej robiąc obliczenia na FFT. Przykład: x (1) = a - 0.707c + 0.707d Jak mogę reprezentują wartość 0,707 w Verilog kodowania? thanx

 

[bangash]

prawdziwy ;/ delta / define prawdziwa zmienna początkowa zaczyna delta = 707e-3 / / delta przypisane w notacji naukowej. delta = 0,707 / / Delat przypisana wartość 0,707 koniec

 

[libing]

Myślę, że należy przenieść dziesiętny na binarny. x (1) = a - 0.707c + 0.707d przykład, jeśli zdefiniować reg [15:0] Punkt zachować 0,707 0,707 => 65536 * 0,707 = 46333,952 = 46334. Po zakończeniu obliczania, można kliknąć prawym shift 16 bit

 

[siva_7517]

Hi, ale kodowanie poniżej nie jest synthesizeable. Myślę, że to służy do kodowania testbench. Popraw mnie, jeśli im źle. prawdziwy ;/ delta / define prawdziwa zmienna początkowa zaczyna delta = 707e-3 / / delta przypisane w notacji naukowej. delta = 0,707 / / przypisuje Delat wartość 0,707 Thanks końcowi

 

[jjww110]

można użyć 1000 * x (1) = 1000 * - 707c + 707d