E
eexuke
Guest
Szanowni Państwo, Jeśli opisać działanie modulo w Verilog, takich jak "
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
E
echo47
Guest
Większość narzędzi syntezy skarżą się dokładnie tak, jak przewidywano, z komunikatem o błędzie, który mówi "drugi argument musi być moc dwóch". Kolejnym krokiem jest zapoznanie się z dostawcą obsługi bibliotek, czy stanowią one zoptymalizowane moduł podziału.
T
tony_taoyh
Guest
Myślę, że można użyć podział na budowę modulo ... Jeśli chcesz otrzymać
S
semiconductorman
Guest
Tony Tao, UR rozwiązanie prosi o 1 cyfrowy dzielnik, 1 mnożnik, a następnie operacji odejmowania do zrobienia w jeden zegar. .. To będzie extermely trudne do spełnienia czas z takiego porozumienia. Soultion jest manipulacji bit z manetki barel ale do tego argumentu musi być potęgą 2! ... jest to bardziej opłacalne z punktu widzenia czasu zamknięcia. UR komentarzy ...
D
dddain_bramage
Guest
Jeśli mam opisać działanie modulo w Verilog, takich jak "