Jak model op tym parametrem po południu przy verilog_A

S

stormeyes

Guest
Czy gdziekolwiek standardowej lub kto może mi pomóc?Mogę tylko budować op modelu z parametrem zyskać!
Thanks a lot!

 
Co masz na myśli przez "op?jeśli masz na myśli Op-Amp, to chcę zapytać, są u pewien, że chcesz to model w Verilog nie Verilog-?

Sprawdź i wracaj do mnie
Pozdrowienia,
Ahmad,

 
"OP" oznacza Op-Amp, i chcę go w modelu Verilog-A.Może lettle "" Widok cann't w swoim poście tytuł, ponieważ jest zbyt wiele słów.

Pozdrowienia

 

Welcome to EDABoard.com

Sponsor

Back
Top