J
Julian18
Guest
Cześć, tu
Ja tylko na mieszanym projektu sygnał, wszak nie mamy żadnych nc Verilog jazdy, co można zrobić, aby symulować mieszanym projektu sygnał, w którym zarówno rytm schematyczny i Verilog HDL jest używany.Kiedy zapytałem cyfrowe chłopaki powiedzieli, że wykorzystanie vcs lub vsim skompilować plik HDL.Dzięki.
Ja tylko na mieszanym projektu sygnał, wszak nie mamy żadnych nc Verilog jazdy, co można zrobić, aby symulować mieszanym projektu sygnał, w którym zarówno rytm schematyczny i Verilog HDL jest używany.Kiedy zapytałem cyfrowe chłopaki powiedzieli, że wykorzystanie vcs lub vsim skompilować plik HDL.Dzięki.