Jak instancji asynchronicznych i synchronicznych reset?

A

abhineet22

Guest
Jak instancji asynchronicznych i synchronicznych reset?

 
Jeśli pytanie brzmi, jak określić do syntezy narzędzie do synchronus / asynchronus reset to jest ...a defing ur flop ...jeśli u to reset na liście czułości następnie asynchronicznie pin RESET jest używany ... jeśli używa się zegar następnie zsynchronizowanie reset jest domyślnie

 
asynchroniczne:
always @ (posedge CLK lub rst_b negedge)
zacząć
if (! rst_b)
q <= 1'b0;
w przeciwnym razie
q <= d;
koniec

synchronicznych:
always @ (posedge CLK)
zacząć
if (! rst_b)
q <= 1'b0;
w przeciwnym razie
q <= d;
koniec

 
To unnessary do instancji, możesz je zapisać je w postaci kodu bezpośrednio.

na przykład:

asynchroniczny reset

always @ (posedge CLK lub rst_n negedge)
if (~ rst_n)
licznik <= # 1 4'h0;
w przeciwnym razie
licznik <= # 1 licznik 1;synchroniczny reset

always @ (posedge CLK)
if (~ rst_n)
licznik <= # 1 4'h0;
w przeciwnym razie
licznik <= # 1 licznik 1;abhineet22 napisał:

Jak instancji asynchronicznych i synchronicznych reset?
 

Welcome to EDABoard.com

Sponsor

Back
Top