Jak dodać białe źródła hałasu do obwodu w Verilog -

G

gaom9

Guest
Cześć,
Chcę zaprojektować naprawdę generator liczb losowych, chcę, aby zasymulować w Verilog-A.
Więc chcę dostać białe źródło hałasu losowo wprowadzania numeru.
Ale piszę Verilog-kod, po, ale nie może pracować.

Moduł hałasu (out);

wyjście out;
elektryczne obecnie;
parametru rzeczywistego r = 100K;

analogowych zacząć

V (out) < white_noise (4 * * $ `p_k temperatury * r" termiczny ");

koniec

endmodulelubModuł hałasu (p, n);

p Inout, n;
elektrycznych P, N;
parametru rzeczywistego r = 100K;

analogowych zacząć

V (p, n) < white_noise (4 * * $ `p_k temperatury * r" termiczny ");

koniec

endmoduleZarówno dwa kody nie może pracować.
Dlaczego?

Dziękuję.
Z pozdrowieniami!

 

Welcome to EDABoard.com

Sponsor

Back
Top