Jak debugować niedopasowanie wzorzec skanowania?

T

tys

Guest
Zrobiłem układ symulacji z post-układ netlist, ale jednego niedopasowania (exp 0, dostał 1) w wzorzec skanowania (w sumie około 1000 skanowania wzory). jak debug to nie? lub może to być maskowane w wektorach? dzięki.
 
Myślę, że nie mają czasu naruszenia podczas symulacji? Aby debugować, musisz dowiedzieć się, jakie FF nie, analizować stożka logiki ... Jeśli użyto WGL można maskę, ale to jest instrukcja obsługi, nie bardzo czyste. I normalnie wzorce muszą przejść symulacji.
 
Dzięki za odpowiedź. Właściwie jest to 2. rev chip, są ostrzeżenia naruszenia czasu podczas symulacji, ale tylko jednego niedopasowania. my zignorował ostrzeżenia, ponieważ kiedy nie 1-ty obrotów, było też wielu ostrzeżeń z naruszeniem terminu, ale nie niedopasowania i zrobiło się przekazać ATE test). teraz mam komórki skanowania (FF) i jej przebieg ploted podczas rozładunku. wygląda ok (żadne państwo x, i mają wystarczająco dużo margines). i również ploted przebiegu w czasie "caputure" ... ale kombinacyjnych układów logicznych, połączenia z tym FF jest tak głębokie i złożone, i nie wiem, czy i jak je śledzić ... Próbowałem również ograniczyć skanowanie zegara aż do 1 / 10, ale jeszcze nie w tej samej komórce skanowania i wzór. jest jakiś sposób, że, proszę?
 
Nie lubię ostrzeżenie rozrządu, te ostrzeżenia występuje tylko na wspomnieniach / makra na przykład, i / lub w czasie 0, nigdy na komórkę std? nie starasz się zmienić, gdy comparaison wyjście jest zrobione?
 
ostrzeżenia te są ustawienia i przytrzymaj naruszenia czasu na komórki std. co miałeś na myśli zmiany, proszę? Próbowałem GSV i patrzył na nie komórki w tym wzór. D i Q tego DFF są 111, a ck jest 000 (dlaczego nie ma impulsu?) i se x00. (Zakładam, że stoją za okres PI-force/PO-measure). to możliwe, że narzędzia produkowane zły wzór?
 
i nie sądzę, konfiguracji i przytrzymaj naruszeń należy naprawić? Jesteś arn't dotyczy tych naruszeń? Naruszenie ma miejsce w FF, które sprawiają problemy wzór?
 
i stałe naruszanie czasu wystąpił podczas funkcjonalne bramy symulacji, ale nie dbają o naruszanie czasu wystąpiły podczas skanowania bramy symulacji, o ile nie doprowadziło do błędu niezgodności. w tym przypadku, jest czas naruszenia całym cyklu niedopasowania, ale nie w tym cyklu. tak i nie je naprawić. jak wspomniano, i starał się zmniejszyć skanowania clk w dół do 1 / 10, ale nadal istniejące niedopasowania. więc sądzę, że nie powinno być kwestią czasu, prawda?
 
przez wiele zegar, to znaczy w fazie przechwytywania, wielu impulsów zegarowych są generowane na zegar skanowania. potwierdzić, że jest?
 
nie, tylko jeden zegar puls skanowania podczas przechwytywania fazy.
 
Błąd niezgodności nadal istnieje w bramie na poziomie symulacji. i będzie bezpośrednio maskę tego wektora. Mam nadzieję, że nie zmniejszy zakres testów za dużo ... Dzięki.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top