Interfejs Xilinx Coregen generowane RAM z interfejsem AHB

[urakiki]

Hi, używam coregen Xilinx do generowania barana. Czy mogę interfejs ten baran z interfejsem AHB. Jeśli nie, co zmiany należy zrobić? Dzięki KIKI

 

[rsrinivas]

u trzeba napisać wrapper dla ur barana, aby ur moduł kompatybilny z sygnałami AHB. może być kapitan lub portu niewolnik w zależności od ur aplikacji. if ur ram musi pisać z danymi do obwodowej, a następnie u napisać interfejs master. jeśli ram ur nie musi pisać żadnych danych i akceptuje tylko dane niektórych peryferyjnych pisze do modułu do portu slave jest wystarczające. skierować amba AHB podręcznik do realizacji. http://www.gaisler.com/doc/amba.pdf strona nr 79 i 83. Srinivas zakresie