importu verilog & mieszanym języku VHDL projektu Debussy

[foster_cn]

Hi, Czy jeden wie, jak zaimportować verilog & VHDL mieszanego języka projektowaniu Debussy'ego?Jak edytować *. f projektowania listę plików?
moja wersja jest 5.2v9 Debussy, myślę, że powinna obsługiwać tę funkcję.
Dzięki przyszłość!

 

[foster_cn]

Czy ktoś może pomóc?dzięki

 

[adanshen]

Debussy może czysty analogowych i
czystego cyfrowego, więc myślę to może wspierać
rodzaju mieszanych projektowania

 

[roger]

nie można używać. f plik do załadowania mieszane projektowania
musisz skompilować je do bazy danych Debussy
vericom verilog_file
vhdlcom vhdl_files

importu projektowania z biblioteki!

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Chłodny" border="0" />