Hi każde ciało, jestem gotowy do pomocy!

[ok_box]

Jestem człowiekiem CAD,
proszę dać mi znać, jeśli masz problem

Sprawozdanie msg 5 pkt

 

[master_picengineer]

Hi man!
Mam pytanie do tyłu i anlog i narzędzia projektowania.Czy doświadczenie?

Sprawozdanie msg 5 pkt

 

[ok_box]

Drogi Przyjacielu,
Mam pewne doświadczenie w niektórych narzędzi CAD

Xilinx ISE, ModelSim, ActiveHDL, Cadence IC Package, Synopsys Design Compiler i HSPICE

Sprawozdanie msg 5 pkt

 

[master_picengineer]

Design Compiler!Fajny.
Potrzebuję waszej pomocy w zakresie tcl scripting dla kompilatora projektu.Czy znasz?

Sprawozdanie msg 5 pkt

 

[ok_box]

To nie jest dobre, ale znam Verilog HDL kod

Sprawozdanie msg 5 pkt

 

[master_picengineer]

Verilog VHDL, nie ma problemu.Jestem interrested tylko w tcl scripting w szczególności ograniczenia projektu.
Jak je ustawić?
Jak wybrać niepewności zegara, częstotliwość i trzymać utworzone razy DFF?
Z góry dziękuję.

Sprawozdanie msg 5 pkt

 

[oczytany]

To bardzo miłe z twojej strony, Pamiętam nazwę, czy mam jakieś qiestions ~ ~

Sprawozdanie msg 5 pkt