Hałas w pełni różnicy op amp

B

bhargava834

Guest
Mam zaprojektowane w pełni różnicy op-amp w zysku zwiększenia topologii z 0.18ľm technologii i użyłem ELDO symulatora.Mam wejściowych określonych hałasu 60nV / √ Hz przy częstotliwości 1KHz i 3nV / √ Hz przy wyższych częstotliwościach.
.

Więc może jednym sugerują, jak zminimalizować hałas migotanie obecni na niskich częstotliwościach.Moje są specyfikacje DC zyskać: 115dB
UGB: 1GHz
PD: 4.5mW
Pozdrowienia
Bhargav

 
Można listę obecnie główne źródło hałasu przez symulator.
wzrost produktu W * L z hałaśliwym tranzystorów.
zwykle, wejście i cascode tranzystorów najbardziej częścią hałasu.

 
wzrost W / l wejściowego etapu transsistor.je atleast 10 razy, co jest teraz, a następnie sprawdzić, czy hałas jest redused.jeśli nie to chaek Twojej teleskopowych etapie.

pęcina

 
Dziękujemy za odpowiedź faceci ..

Ale kiedy wzrost zakresie tranzystorów, które przyczyniają się więcej hałasu, inne parametry ulegają zmianie.Na przykład fazy margines zmienia cosiderably (mniej niż 0).Czy u zgłosił żadnych innych efektywnych metod w celu zmniejszenia hałasu, bez żadnych zmian w obwodzie wzmacniacza op?
----------
Bhargav

 
Cóż, jeśli nie chcesz, aby zmienić coś w swoim opamp wtedy istnieje tylko jedno rozwiązanie w lewo ...dodając więcej obwodami.Jeżeli okaże się, że to podejście chcesz podjąć następnie do zmniejszenia hałasu można migotanie użyć śmigłowca na wejście wzmacniacza naciskać 1 / f hałasu do wyższych częstotliwości ...

Nie jest to łatwe zadanie ...ale jeśli się na to wyzwanie, mają czas do projektowania, i nie dbają o swoje uprawnienia się trochę w górę (mówię trochę, ponieważ dobrze zaprojektowane śmigłowca powinny zwiększyć zużycie energii na wiele),
będę powiedzieć, że to najlepsza opcja.

Teraz, jeśli nie trzeba wiele czasu i nie mają żadnego doświadczenia z tego typu topologii,
będę naprawdę polecam redesign Twojego opamp.

Pozdrowienia,

diemilio

 
Dziękujemy za odpowiedź diemilio

Nie chcę zmiany hałasu od niskich częstotliwości wysokiej częstotliwości (to znaczy w zakresie UGB).Myślę, że nie jest dobrym rozwiązaniem.

A zmiana może być wybór.Więc jakie są środki ostrożności i pamiętać należy zaprojektować dla minimalnego hałasu?

Istnieje kilka innych technik, takich jak automatyczne zerowanie, podwójne próbą metody w celu zmniejszenia hałasu migotać.Czy jeden wie na temat tych technik?Pozdrowienia
Bhargav

 
w autozero jest wzmacniacz typu chopper.Byłoby to znacznie prostsze, aby zwiększyć swój wkład etapie dostosować wielkość i częstotliwość odszkodowania, jeśli zabraknie w fazie margines.

 
1 / f noise zawsze rogu częstotliwości, które odnajduje w 300k-1M w CMOS procesu.Jeśli nie chcesz, aby przenieść ją do wyższych częstotliwości,
a następnie autozero jest wybór.Traktujemy to jako część offsetu.Próbki w fazie 1 i odjąć ją od wyjścia w fazie drugiej.Poza tym, jeśli kontrola sekwencji jest prawidłowo ustawiony.1 / f hałasu nie będą miały wystarczająco dużo czasu, aby wpłynąć na wynik.

Powodzenia!

Jianjing526

 
tranzystorów MOS, które używane są jako wkład etapie nmos lub PMO
jeśli używasz nmos spróbować projektowania z PMO, jak PMO jest pod powierzchnią urządzenia, to ma mniej powierzchni efekt migotania tak mniej hałasu skutku.

 
bhargava834 napisał:

Dziękujemy za odpowiedź diemilioNie chcę zmiany hałasu od niskich częstotliwości wysokiej częstotliwości (to znaczy w zakresie UGB).
Myślę, że nie jest dobrym rozwiązaniem.A zmiana może być wybór.
Więc jakie są środki ostrożności i pamiętać należy zaprojektować dla minimalnego hałasu?Istnieje kilka innych technik, takich jak automatyczne zerowanie, podwójne próbą metody w celu zmniejszenia hałasu migotać.
Czy jeden wie na temat tych technik?
Pozdrowienia

Bhargav
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top