Global wejście i wyjście zegara?

[davyzhu]

Arkusz Xilinx powiedział Global zegar powinien być wkład pin GCLK, ale gdy chcę wyjście globalny zegar na inny układ, ja łącze ouput przewód do pin GCLK?

Davy

 

[Jackwang]

Myślę, że każdy wejście lub wyjście mogą być traktowane jako zegar wyjścia.zegar jest używany jako wejście obok zegara etapie, więc można wybrać dowolną IO.
Z mojego doświadczenia wynika, zegar naliczonego nie musi być globalny zegar wspólnego okazji.

 

[Mazi3]

wykorzystania bufg i inbufg (sth. podobnych).jeden jest do wniesienia globalny zegar do wewnętrznych przewodów i innego do wprowadzenia pewnego rodzaju zegar w globalnej sieci ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />

 

[it_boy]

Tak Clock Input nie zawsze musi być pin GCLK.Korzystanie pin GCLK zmniejsza skośnych pomiędzy opuszki i bufor zegara wewnątrz urządzenia.Można również stosować inne pinowe wejście na dobę.

Dla zegar wyjścia można wykorzystać któryś pin IO.

 

[Mazi3]

ok, można wprowadzić na każdym pin zegara, a następnie można używać prymitywnych BUFG (patrz Xilinx pamiętać o aplikacji DLL i DCM), aby wprowadzić zegar w globalnej sieci zegar