fpgaadvantage

[fakeha_s]

Mam kod Verilog, które chcę użyć z oprogramowaniem FPGA korzyści, jak można użyć tego kodu do wygenerowania schematu blokowego, a diagram maszyny stanowej

 

[mohammad abdul moniem]

z menu wybrać plik HDL HDL importu, a następnie u mogą wybrać, aby przekształcić go

 

[fakeha_s]

I zostały z wykorzystaniem tej opcji, ale nie pojawia się schemat blokowy po zabiegu byłem poniższe instrukcje im (wersja przewagę 4) ręczne

 

[ljkong]

Może stylu pisania nie nadaje się do FA przekonwertować na FSM. jeśli nie ma hierarchii w projektowaniu, FA nie może konwertować projektowania schemat blokowy. Tymczasem należy wybrać opcję konwersji do schematu FSA i zablokować podczas importowania kodu Verilog.