Filtr IIR dla filtru DPLL pętli

[ahmad_ee]

Hi All,

W PLL wszystkich cyfrowych, z filtr pętli jako filtr IIR, gdy przekształcenie projektu do stałego punktu filtr pętli stwierdzono potrzebują dużej liczby bitów frakcji utrzymać wydajność, choć wielu nie jest to wymagane przez DDS wejście!
Czy to jest prawidłowe dla tego filtra potrzebują tak dużej liczby bitów, myślałem, że to z powodu ich IIR i tak zapamiętuje sygnał z cykli tak wiele w przeszłości!

Pozdrowienia,

 

[ylscqu]

zaokrąglić czy coś obciąć można rozwiązać ten problem.Who może dostarczyć
przykładowe? thx

 

[zorro]

Hi Ahmad,

tuncation produkuje DC-końcowej, która jest szczególnym przypadkiem cyklu limitu.
Na przykład w type-2 pętli możesz mieć zera stałej błędu fazy państwa, althougt w tego rodzaju jednej pętli zamierza mieć zero błędów.
Jak jest filtr, i która jest utrata wydajności?

Pozdrowienia

Z