dostępu do pamięci flash APEX20K

[laststep]

Robie mojego projektu, który obejmował stopień komunikacji pomiędzy rozwojem APEX20K pokładzie FPGA z urządzeniem Bluetooth.

Uważam, że jeśli i wyłączyć zasilanie FPGA suply program mam załadować wcześniej zostaną utracone, a jedynym sposobem mogę myśleć o to, aby zapisać program wewnątrz pamięci flash.Ale mam problem z dostępem do pamięci flash.

Tak, może ktoś mnie nauczyć, jak pobrać program wewnątrz zarządu FPGA krok po kroku?

Dzięki za wszelkie odpowiedzi z góry.

 

[khaila]

laststep napisał:

Robie mojego projektu, który obejmował stopień komunikacji pomiędzy radą APEX20K FPGA rozwoju z urządzeniem Bluetooth.Uważam, że jeśli i wyłączyć zasilanie FPGA suply program mam załadować wcześniej zostaną utracone, a jedynym sposobem mogę myśleć o to, aby zapisać program wewnątrz pamięci flash.
Ale mam problem z dostępem do pamięci flash.Tak, może ktoś mnie nauczyć, jak pobrać program wewnątrz FPGA pokładzie krok po kroku?Dzięki za wszelkie odpowiedzi z góry.

 

[laststep]

Myślę, że APEX20K pokładzie ale CPLD.Faktycznie jest to deska rozwoju.

Mam dyskutować z 1 z moich wykładowca i powiedział mi drogę do trwałego przechowywania programu w zarządzie APEX.

Ale jest problem, musimy korzystać z nios system wewnątrz statku, aby to zrobić.Co zrobić, jeśli dun wan do korzystania z systemu nios.Ktoś dostał jakiś pomysł??Dodano po 8 minutach:Faktycznie i dun nie jak Flash ...
To co mam zrobić, aby dl prog wewnątrz planszy.
1) Utworzyć prog za pomocą qu (at) RTU w formie VHDL.
2) opracowuje i pin przypisać
3) następnie dl prog do FPGA za pomocą programatora poprzez wysłanie pliku. Sof.

ale ta metoda nie jest uniwersalny i po wyłączeniu i na mocy prog zniknie

 

[GuoHui]

Wewnątrz cpu_sdk / folder src, ale jeden "hello_flash.c" przykład ten przykład pomoże.

 

[laststep]

można uniknąć za pomocą języka C do uzyskania dostępu do pamięci flash.
Chodzi mi o to i tylko przy użyciu czystego języka VHDL pisać mój prog?