domeny zegar przejście pytanie

P

peen1

Guest
Panowie, mam jeden sygnał bit pochodzący z domeny szybki zegar i będzie powoli domeny. Jaki jest obwód tego przełącznika domeny zegar? Mam 8-bitowa wartość danych pochodzących z szybkim domeny zegara i będzie powoli domeną zegar, jaki jest układ do tego? W obu przypadkach szybko domeny zegar jest znacznie szybsze niż powolne domeny zegara. Z góry dzięki
 
Aby przenieść jeden bit sygnału (zwykle sygnał sterujący) standardowy synchronizator jak podwójny synchronizator flop na miejscu (wolny) domeny wystarczy. Ale jak wysyłasz dane z "szybkiego" na "wolnym" musimy się martwić o możliwości utraty danych w zbyt, które mogą występuje, gdy dane zmiany w szybko zegar zbyt często, że powoli domeną zegar nie zdobyły przed aktywnych krawędzi przyjdzie. Dlatego też dane z szybko domeny zegar powinien zmienić tylko raz w okresie zegar przeznaczenia (wolny) domeny zegara. W przypadku multi-bitową szynę danych powyżej obwód wcale nie jest zalecane (np. przy użyciu standardowych synchronizator jak podwójne-flop, mux-flop) itp. Tu powitania lub FIFO jest preferowany technik. Sygnały sterujące (jak data_valid, potwierdza) wykorzystane w systemie uścisk dłoni powinien być synchronizowane za pomocą standardowych synchronizatory (np. podwójne flop), ponieważ są one z pojedynczego bitu. Możesz pobrać Cliff dokumentów Cummings, które opisują te techniki w szczegółach.
 
Hi, 1) Sygnał jest stabilny lub aktywny więcej niż jeden okres clk powolnego clk 2) Dane powinny być stabilne, aż do sygnału sterującego jest prawidłowo zamontowany (można użyć Ack singnal z powolnym domeny clk) 3) Powyższy sposób może spowolnić lepsze wykorzystanie przepustowości Async FIFO, jeśli potrzebujesz ciągłych danych T / F między tymi domenami. 4) można użyć DPRAM jeśli chcesz akcje ogromne danych .... Można też użyć kontrolera FIFO w zależności od rozmiaru danych .... Dzięki i yln Pozdrawiam
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top