Dlaczego Nand Gates uważa ponad NOR

S

santuvlsi

Guest
Hai każdego podmiotu,

Nand Wrota są bardziej preferowane niż Nie bramy,

becos w Nand bramy NMOS połączone szeregowo.

Co to jest logiki w tym?

Santu

 
Mobilności otworów jest mniejsza niż elektronów.Inorder do wzrostu i spadku czasy bramy równe reguły szerokość xtor PMOS jest większa.Więc oporu byłoby mniej i może osiągnąć równego wzrostu i spadku razy.

W bramek NAND PMOS xtors połączone są równolegle i nie z powodu jego spadek odporności.Więc teraz można osiągnąć ten sam wzrost i spadek w przypadku niższych szerokości PMOS.Inaddition jesteś zmniejszenie wysokości komórki też.

 
Drodzy V_pratap,

U myśli to to, że jeśli PMO połączone są równolegle ich

odporność spada tak aby mogły one osiągnąć większą szybkość, jeżeli ich

szerokość 2 ~ 3 razy większa niż NMOS, nawet jeśli NMOS połączone szeregowo

mają reistance wyższa, ale może osiągnąć prędkość od większości są elektrony.

Ale w NOR bramy samo nie możemy zrobić, ponieważ PMOS w serii, odporność więcej

nawet możemy zwiększyć szerokość nie możemy osiągnąć prędkości.

Co o pojemność?

Santu

 
to są dwie różne pojemności podczas przełączania ....bo dla każdego znajdzie się dwóch równoległych MOS w jednym przypadku i jednego MOS w innym przypadku ....tak dla dwóch MOS równolegle przypadku przełączania pojemność będzie wysoka ....

 
Układów cyfrowych najczęściej używać niskie-wysokie przejścia do pobierania danych, które szybciej w porównaniu z NAND Nie

 
santuvlsi napisał:

Hai każdego podmiotu,Nand Wrota są bardziej preferowane niż Nie bramy,becos w Nand bramy NMOS połączone szeregowo.Co to jest logiki w tym?Santu
 
Bramki NAND jest bardziej preferowany niż NOR bramy z powodu wielkości.

NAND jest NMOS i PMOS szeregowo, równolegle, a nie jest odwrotnie.
Jak ludzie mają już wspomniano, mobilność dziura jest mniejsza niż elektronów.Dlatego, aby osiągnąć te same opóźnienia (aktualnych możliwości), PMOS musi być około 3 razy niż NMOS (0.18um technologii).

Nie jestem pewien czy podjęły żadnych cyfrowej kurs IC przed, ale w istocie, kiedy wykonujesz tranzystora wielkości każdego tranzystora w serii muszą być dobierane się więcej (w zależności od liczby tranzystorów w serii).Dlatego chcemy uniknąć PMOS tranzystorów w szeregu (bo zajmują więcej miejsca niż NMOS w serii w tym samym terminie).

Dlatego NAND jest lepszym wyborem niż NOR.Dodano po 43 sekund:pichuang napisał:

Bramki NAND jest bardziej preferowany niż NOR bramy z powodu wielkości.NAND jest NMOS i PMOS szeregowo, równolegle, a nie jest odwrotnie.

Jak ludzie mają już wspomniano, mobilność dziura jest mniejsza niż elektronów.
Dlatego, aby osiągnąć te same opóźnienia (aktualnych możliwości), PMOS musi być około 3 razy większe niż NMOS (0.18um technologii).Nie jestem pewien czy podjęły żadnych cyfrowej kurs IC przed, ale w istocie, kiedy wykonujesz tranzystora wielkości każdego tranzystora w serii muszą być dobierane się więcej (w zależności od liczby tranzystorów w serii).
Dlatego chcemy uniknąć PMOS tranzystorów w szeregu (bo zajmują więcej miejsca niż NMOS w serii w tym samym terminie).Dlatego NAND jest lepszym wyborem niż NOR.
 
sekapr napisał:

Układów cyfrowych najczęściej używać niskie-wysokie przejścia do pobierania danych, które szybciej w porównaniu z NAND Nie
 
To nie jest kwestia, dlaczego obwodu kopać zastosowań 0 -> 1 lub tak .... to tylko dla celów analizy stosowane przez projektanta .... w zasadzie dischargin kapacytancji obciążenia odbywa się przez wiele ścieżkę ... odpowiedź CMOS ur obwodu zależy, jak szybko i dobrze możliwość naliczenia pojemność obciążenia, jakie zdarza się tylko w temperaturze 0 -> 1 przejściu przez tylko jedna słuszna droga .... dostaw do ścieżki wyjścia ....

 
hi all,

to są dwie różne pojemności podczas przełączania ....bo dla każdego

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />odbędą się dwie równoległe MOS w jednym przypadku i jednego MOS w innym przypadku ....tak dla

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />dwóch MOS równolegle przypadku przełączania pojemność będzie wysoka ....

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />thanx .....

 
Dla PMOS Nand są równoległe, podczas gdy w przypadku NOR PMOS jest seryjny.Jak u know mobilności dziura jest mniejsza niż mobilność elektronów, czas potrzebny na przejście od stanu aktywnego do stanu nasycenia jest wyższy.Tak samo dla odwrócenia stanu.

Więc ani nie ma opóźnienia przy przełączaniu z jednego państwa do innego państwa, więc woleli korzystać z ponad NAND NOR

 
Hi Santu,

Nand Wrota są bardziej preferowane niż Nie bram w technologii CMOS tylko.

zarówno wytrzymałość i pojemność skutki opóźnienia i to jest powód wyboru NAND porównaniu NOR gate

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top